信盈达—您身边的嵌入式&人工智能专家
全国免费咨询热线:400-8788-909

pcb layout初学者如何理解差分信号

时间:2019-01-17 00:00:00 来源:信盈达 作者:信盈达

什么是差分信号? 通俗地说,就是驱动端发送两个等值、反相的信号,接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对线就称为差分线。差分线阻抗怎么算?各种差分信号的阻抗都不一样的,比如USB的D+ D-,差分线阻抗是90ohm,1394的差分线是110ohm,最好先看看规格书或者相关资料。现在已经有很多计算阻抗工具,比如polar的si9000,影响差分阻抗的因素有线宽、差分线间距、介质介电常数、介质的厚度(差分线到参考面之间的介质厚度),一般是调整差分线间距和线宽来控制差分阻抗的。做板的时候也要跟厂家说明哪些线要控制阻抗。一个差分信号是用一个数值来表示两个物理量之间的差异。从严格意义上来讲,所有电压信号都是差分的,因为一个电压只能是相对于另一个电压而言的。在某些系统里,系统'地'被用作电压基准点。当'地'当作电压测量基准时,这种信号规划被称之为单端的。我们使用该术语是因为信号是用单个导体上的电压来表示的。

  对于 PCB LAYOUT工程师来说,最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过 Layout 的人都会了解差分走线的一般要求,pcb设计那就是“等长、等距”。等长是为了保证两个差分信号时刻保持相反极性,减少共模分量;等距则主要是为了保证两者差分阻抗一致,减少反射。“尽量靠近原则”有时候也是差分走线的要求之一。 差分走线也可以走在不同的信号层中,但一般不建议这种走法,因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果,引入共模噪声。此外,如果相邻两层耦合不够紧密的话,会降低差分走线抵抗噪声的能力,但如果能保持和周围走线适当的间距,串扰就不是个问题。在一般频率(GHz 以下),EMI 也不会是很严重的问题,实验表明,相距 500Mils 的差分走线,在3 米之外的辐射能量衰减已经达到 60dB,足以满足 FCC 的电磁辐射标准,所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题。但所有这些规则都不是用来生搬硬套的,不少工程师似乎还不了解高速差分信号传输的本质。下面重点讨论一下 PCB 差分信号设计中几个常见的误区。

  认为差分走线一定要靠的很近。让差分走线靠近无非是为了增强他们的耦合,既可以提高对噪声的免疫力,还能充分利用磁场的相反极性来抵消对外界的电磁干扰。虽说这种做法在大多数情况下是非常有利的,但不是绝对的,如果能保证让它们得到充分的屏蔽,不受外界干扰,那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制 EMI 的目的了。如何才能保证差分走线具有良好的隔离和屏蔽呢?增大与其它信号走线的间距是最基本的途径之一,电磁场能量是随着距离呈平方关系递减的,一般线间距超过4 倍线宽时,它们之间的干扰就极其微弱了,基本可以忽略。此外,通过地平面的隔离也可以起到很好的屏蔽作用,这种结构在高频的(10G 以上)IC 封装PCB 设计中经常会用采用,被称为 CPW 结构,可以保证严格的差分阻抗控制(2Z0).

 
pcb layout初学者如何理解差分信号-信盈达


我实际工作的体会:

如图,大电流的模块要挨近电源,弱电走向强电;数字地、模拟地一点共地;高频的器件电源线、地线要避免长线;每个数字 ic 电源脚与接地脚之间,以最短路径焊接高频滤波电容,如 CC1 高频瓷介电容,重要部位加钽电容滤波。干扰大的部位用示波器就可以看清楚。


信盈达-嵌入式培训|物联网培训|人工智能python培训|java培训|硬件培训|PCB培训|电子培训机构


信盈达从事嵌入式教育十多年,积累了丰富的实战教学项目,比如:四轴飞行器机械手臂17自由度运动机器人MCU环境检测智能可穿戴智能家居等。此外,信盈达2018嵌入式课程全面升级,新添加RK3399(A53+A72)教学平台学习内容,该平台广泛适用于AR设备、VA设备、3D设备、智能机器人、人脸识别、一体机、 庭影音、集群服务器、智能交互、车载设备、医疗行业、电视盒子等。